LOGO标志

  全国服务热线:400-603-9730

 

  产品分类展示

  技术交流


 

数据转换器的接地探讨AGND和DGND接地
★★★

        笔者在安全栅的产品开发中使用了24位高性能ADC,ADS1247/ADS1248,结合其他型号的数据转换器的AGND和DGND的实践,一下探讨数据转换器的接地
        目前的信号处理系统一般需要混合信号器件,例如模数转换器(ADC)、数模转换器(DAC)和快速数字信号处理器(DSP)。由于需要处理宽动态范围的模拟信号,因此拥有高性能ADC和DAC显得更加重要。在恶劣的数字环境内,能否保持宽动态范围和低噪声与采用良好的高速电路设计技术密切相关,包括适当的信号路由、去耦和接地。过去,一般认为“高精度、低速”电路与所谓的“高速”电路有所不同。对于ADC和DAC,采样(或更新)频率一般用作区分速度标准

        保持低阻抗大面积接地层对目前所有的模拟和数字电路都很重要。接地层不仅用作去耦高频电流(源于快速数字逻辑)的低阻抗返回路径,还能将EMI/RFI辐射降至最低。由于接地层的屏蔽作用,电路受外部EMI/RFI的影响也会降低。接地层还允许使用传输线路技术(微带线或带状线)传输高速数字或模拟信号,此类技术需要可控阻抗。由于“母线(buss wire)”在大多数逻辑转换等效频率下具有阻抗,将其用作“地”完全不能接受。例如,#22标准导线具有约20 nH/英寸的电感。

        不过,以下两个示例显示,实际操作中,目前大多数信号处理IC真正实现了“高速”,因此必须作为此类器件来对待,才能保持高性能。DSP、ADC和DAC均是如此。所有适合信号处理应用的采样ADC(内置采样保持电路的ADC)均采用具有快速上升和下降时间(一般为数纳秒)的高速时钟工作,即使吞吐量看似较低也必须视为高速器件。例如,中速12位逐次逼近型(SAR) ADC可采用10 MHz内部时钟工作,而采样速率仅为500 kSPS。
Σ-Δ型ADC具有高过采样比,因此还需要高速时钟。即使是高分辨率、所谓的“低频”Σ-Δ工业测量ADC(吞吐速率10 Hz至7.5 kHz)也采用5 MHz或更高时钟工作,并且提供高达24位的分辨率(例如ADI公司的AD77xx系列,TI的ADS1247/ADS1248)。更复杂的是,混合信号IC具有模拟和数字两种端口,因此如何使用适当的接地技术就更加茫然。此外,某些混合信号IC具有相对较低的数字电流,而另一些具有高数字电流。许多情况下,两种类型必须区分对待,才能实现最佳接地。

图(1)流入模拟返回路径的数字电流产生误差电压


每个电源在进入PC板时,应通过高质量电解电容去耦至低阻抗接地层。这样可以将电源线路上的低频噪声降至最低。在每个独立的模拟级,各IC封装电源引脚需要更局部、仅针对高频的滤波。图2显示了此技术,图示左侧为正确实施方案,右侧为错误实施方案。左侧示例中,典型的0.1 μF芯片陶瓷电容借助过孔直接连接到PCB背面的接地层,并通过第二个过孔连接到IC的GND引脚上。相比之下,右侧的设置不太理想,给去耦电容的接地路径增加了额外的PCB走线电感,使有效性降低。郑州稳钛克是国内领先的高性能自动化接口模块研发制造企业,包括信号隔离器,安全栅,浪涌保护器等。

 

 

 

                                 

                                                                                    图(2):局部高频电源滤波器通过较短的低电感路径(接地层)提供最佳滤波和去耦

所有高频(即≥10 MHz)IC应使用类似于图2的旁路方案实现最佳性能。铁氧体磁珠并非100%必要,但会增强高频噪声隔离和去耦,通常较为有利。这里可能需要验证磁珠永远不会在IC处理高电流时饱和。请注意,对于一些铁氧体,即使在完全饱和前,部分磁珠也可能变成非线性,所以如果需要功率级在低失真输出下工作,应检查这一点。数字和模拟设计工程师倾向于从不同角度考察混合信号器件,本教程旨在确立适用于大多数混合信号器件的一般接地原则,而不必了解内部电路的具体细节。

 

 

 


上一篇:ADI公司收购凌力尔特开创全球首要的领先模拟技术公司 下一篇:ADuCM360更大空间更紧凑尺寸助力工业自动化产品创新


站内导航:

郑州稳钛克自动化有限公司  2008-2014 版权所有  豫ICP备10210565号-2